최근 반도체 제조업에 대한 관심이 커지고 있는 상황에서 연구실 내에서도 반도체 관련 분야에 대한 연구나 관심이 증가하고 있어 금일 세미나에서는 반도체 제조업에 대한 이해와 반도체 관련 논문을 리뷰하는 시간을 가졌다. 반도체 제조업에서 가장 중요한 부분은 수율로 전체DIE 중에 정상DIE의 비율로 정의한다 수익성 개선을 위하여 수율을 높이는 작업이 많이 이루어 지고 있다. 공정의 한계로 인하여 불량이 발생하게 되는데 이 불량을 빠르게 탐지하고 개선 시키는 것이 중요하다. 첫번째 소개한 논문에서는 공정 중 발생한 Defect 정보를 이용하여 수율을 예측하고 어떤 공정에서 발생한 Defect 이 중요한 요소인지를 확인 할 수 있는 방법을 소개하였다. 간단한 Logistic 회귀모형을 이용하여 모델을 구축하였으며, 기존에 사용되던 모델 대비 좋은 성능을 가짐을 확인하였다. 두번째 논문에서는 Defect 이 형성된 pattern 정보를 이용하여 수율 문제 해결을 위하여 불량 mode classification 을 하고 유사 불량 wafer 를 검색해 주는 방법을 제시하였다. 이미지 처리에 효율적인 CNN 을 이용하여 불량 class에 해당하는 이미지를 학습하고 이를 이용하여 좋은 성능의 classification 및 retrieval 을 수행함을 확인 할 수 있었다. 금일 세미나를 통하여 반도체 제조 공정에서 발생하는 문제점을 인식하고 해결에 도움을 줄 수 있는 참고 논문을 설명하였다. 오늘 리뷰한 논문이 기초적인 방법론을 사용하여 문제를 해결 하였는데 좀 더 다양한 방법론으로 문제들을 다르게 해석한다면 의미 있는 결과가 나올 것이라고 생각합니다. 긴 세미나였는데 끝까지 잘 들어주신 분들께 감사드립니다.

​

이창현 연구원님의 차분하고 조리있는 설명으로 제조업 반도체 공정에서 사용되는 어휘들과 반도체 제조회사에서 데이터 사이언티스트들이 관심가질 수 있는 분야인 인스펙션, 수율 예측, 오류 클래스 분류 등에 대해 전반적인 것을 이해할 수 있는 좋은 시간이었습니다. 500개나 되는 방대한 공정과 수많은 데이터들이 매번 마다 달라지고 어떤 공정이 문제가 생기면 후속 공정들이 돌아가면서 생기는 시간과 돈에 대한 손실이 얼마나 큰지를 느끼며 참 중요한 일이라 생각되었습니다. WAPER를 사분면으로 나누는 것에 대한 것을 원의 중심으로부터의 거기로 나누는 것 그리고 WAFER가 아니라 DIE기준의 데이터와 위치를 학습하기 위한 CNN 모델이 2018년에 나온 것 2011년도에 나온 논문은 Logistic Regression을 통해서 의미 있는 오류 유발 변수를 찾아내는 것에서 많은 발전이 있는 모델이라고 생각이 들었습니다. 그리고 CNN에서 Classification을 위한 Dense layer로 나가기 전에 256개의 sigmoid로 나온 값을 threshold로 구분해서 1,0으로 다시 표현해서 feature extraction해서 나중의 다른 목적을 위해서 embedding 값을 재활용하는 아이디어도 참 word2vec같은 텍스트마이닝에서 보던 건데 쓰인다는 것도 저한테는 새로웠습니다. 그런데 분류시 map정보에서 선이 분명히 차이가 나는데 CNN이 분류 못 하는 것은 2018년 5월 논문인데 이렇게 발전이 된 이미지분류에서 detect를 못 하는 건 좀 의아했습니다.

오늘 전체세미나는 'Yield Prediction & Enhancement in the Semiconductor Manufacturing'이라는 주제로 이창현 연구원이 진행하였다. 먼저 반도체 제조업은 이윤을 최대화 하기위해 취하는 전략은 생산성 향상이다. 생산량을 증대하기 가장 효율적인 방법은 불량률을 감소하는 것이다. 불량률을 최소화 하기 위해 필요한 수단은 원인이되는 혐의공정을 조기에 발견하고, 제품에 맞는 레시피(recipe)를 조정하는 것이다. 그러기 위해서는 제품마다 공정이 레시피대로 잘 수행되었는지 전수조사가 필요하지만, 시간 및 비용측면에서 현실적으로 불가능하다. 또한, 실제 산업현장에서는 데이터를 기반으로 분석한 결과를 활용하는 것이 아닌, 현장관리자가 경험적으로 혐의공정을 찾고 조치를 취하고 있는 실정이며, 제조공정 특성상 클래스 불균형문제, 결측치 등 여러 어려움이 존재한다. 따라서, 공정을 수행하며 발생하는 데이터를 기반으로 수율을 예측하고 혐의공정을 찾는 것은 어려운 문제이며 매우 중요한 연구분야이다.

반도체 공정에 대한 설명을 시작으로 수율예측과 원인공정을 탐지하는 것에 대한 중요성을 알 수 있었다. 특히, 좋은 설비, 레시피를 바탕으로 설계된 반도체 공정 내에서 불량제품이 왜 일어나는지 알 수 있었다. 그 이유는 다음과 같이 설명할 수 있다. 예를 들어 똑같은 열을 가하는 공정이 있다고 했을 때, 열을 가하는 설비에 가까이 있는 부분과, 멀리 떨어져 있는 부분이 받는 열의 차이는 미세하지만 다를 수 밖에 없는 것이다. 똑같은 공정을 수행한다고 해도 그 차이가 있다.

최근 CNN(convolutional neural network)구조를 기반으로 웨이퍼 내 칩단위 불량여부에 위치정보를 반영하여 웨이퍼 불량패턴 예측에 관한 연구도 활발히 이루어 지고있다. 웨이퍼 내 불량칩들의 위치가 특정 패턴을 이루고 있고, 어떤 웨이퍼에 그 패턴을 있다면 그 패턴을 레이블(label)로 지정하는 것이다. 현재 우리연구실에서 수행하고 있는 웨이퍼 수율예측에도 유사한 방법을 사용하고 있어 반가웠다. 다만 실제 웨이퍼 패턴에 대한 클래스를 각각 적용할 수 없는 실정으로, CNN 구조를 활용한 군집화 기법을 이용하여 붙여주고 있다. 실제 그 패턴이 빈번하게 발생하는지 확인하는 작업과 함께 군집 레이블에 대한 신뢰를 높여야 할 것이다. 또한, 개인적으로 웨이퍼 내 불량 칩의 위치정보를 알고 있을 때, 현장관리자는 어느 공정 및 설비가 공정을 제대로 수행하지 못하였는지 알고있다는 점이 인상깊었다. 데이터 분석을 하는 입장에서, 그 설비들의 수행능력을 데이터로 얻을 수 있으면 가장 좋을 것으로 생각하고, 만약 그것이 가능하다면 혐의공정을 탐색하는 연구를 여러 접근으로 시도해 볼 수 있을 것이다. 전반적인 반도체공정에 대한 이해와 최근 수율예측 연구사례까지 한눈에 볼 수 있었고, 그동안 궁금했던 공정 요소들을 알 수 있었던 세미나였다.

금일 세미나는 반도체 공정에 대한 이해를 도모하고 수율예측 관련된 연구사례를 리뷰했다. etch를 포함한 주요공정과 die 기준의 불량파악에 관한 실제 문제를 잘 설명해주었다. 첫번째 리뷰한 논문은 defect die의 수를 관측치로 하여 수율예측하는 모델을 제안한 논문이다. lot - wafer - die quadrant(wafer를 4분위로 영역을 나눈 logical group)의 nested structure를 고려하여 데이터를 전처리 하였고, 간단히 선형회귀 모델을 구축하여 기존 수율예측 분포모형보다 더 좋은 정확도 성능을 보였다. 두번째 리뷰한 논문에서는 wafer의 defect pattern을 이미지로 고려하여 패턴에 따른 문제상황을 22 classes로 분리하는 CNN 기반의 분류모델을 제안하였다. 예측모델에서 embedding된 256개의 0, 1 binary encoding 값을 기준으로 유사한 wafer를 찾는 연구도 수행했다. 이 부분은 hamming distance 를 similiarity measure로 빠르게 비교하기 위함으로 보인다. 하지만, sample image와 class가 많아질 경우 clustering에 일반적으로 사용되는 distance measure를 쓰는게 효과적일 것이다. 좋은 발표를 해준 창현이에게 고마운 마음을 전하고, 개인연구에 큰 진전이 있기를 바란다.

오늘 세미나에서는 반도체 제조 공정에 대한 간단한 소개와 더불어 발표자가 어떤 부분에 집중하여 연구를 진행하고 싶은지 소개하였다. 기본적으로 기업의 목표란 이윤을 창출하는 데에 있다. 영업 이익을 늘리는 방법에는 여러가지가 있는데 그 중 하나는 손실을 줄이는 것이다. 예를 들어 반도체 제조업의 경우 공정의 불량률을 개선하여 손실을 줄일 수 있다. 다시 말하면 어떤 공정 때문에 불량 wafer가 나오는지 inspection 단계에서 조기에 탐지하여 defected wafer의 수를 줄임으로써 손실을 줄일 수 있다. Wafer의 수율은 해당 wafer의 die중 몇 개의 die를 실제로 사용할 수 있는지를 나타낸다. 수율이 높으면 같은 시간과 비용을 들여서 더 많은 die를 얻을 수 있기 때문에 수율을 개선하는 것은 중요하다. 따라서 이 업계에서 어떤 공정이 문제 공정이며, 그 공정이 수율에 얼마나 영향을 주는지에 대한 연구가 꾸준히 진행되어왔다. 세미나 시간에 소개된 논문 중 하나는 비정상적인 패턴을 가진 die와 wafer, lot을 계층 구조로 표현하여 그 정보를 문제 공정을 탐지할 때 활용하였는데 domain knowledge를 활용한 논리적인 접근이라는 생각이 들었다. 그 외에 연구들에서 적용 알고리즘도 logistic regression부터 CNN까지 다양하지만 최근 들어 불량 die의 위치 정보를 활용하는 것이 하나의 트렌드로 보인다. 반도체 공정 중 inspection 과정에 대한 전반적인 내용과 해당 산업의 연구 트렌드를 알 수 있어서 유익한 시간이었다.

금일 세미나는 반도체 제조 공정에 대해 개괄적으로 설명하고 defect data를 이용하여 수율 예측 및 원인 공정을 탐지하는 연구를 소개했다. 또한, defect pattern을 사용하여 웨이퍼 분류와 유사 웨이퍼 탐색을 도모하는 연구에 대해서도 알 수 있었다. 반도체 제조 공정은 비용이 많이 드는데, 이 공정 사이클이 다 돌기 전에 고장 부분과 원인을 파악하여 수율을 최대화 시키는 것이 중요하다. 공정 내에서 특정 단계를 sampling 하여 웨이퍼가 아닌 다이 단위로 분석을 수행한다. 이 접근은 기존 분석과 다른데, 전에는 다이의 구조를 독립적인 것으로 가정했지만 실질적으로 인접한 다이들의 관계의 연관성이 높다는 사실을 반영한다. 로지스틱 리그레션, 포아송 모델을 기본적으로 사용하고 데이터의 위와 같은 특성을 활용할 수 있는 CNN 딥러닝 모델을 적용하는 것도 고려해 볼 수 있었다. 반도체 분야의 시장성이 굉장한 것으로 알고 있는데, 따라서 오늘 연구와 같이 반도체 데이터에 대한 세밀한 분석이 의미 있을 것 같다.

반도체 공정에 대한 이해와 더불어 관련한 논문 리뷰를 진행하였다. 공정 데이터를 활용한 문제해결 보다는 전체적인 반도체 공정에 대해 세세하게 이해할 수 있었던 점이 인상깊었다. 따라서 반도체 공정에 대해 전반적인 이해를 할 수 있는 세미나였다. 그동안 (직접적으로 참여하진 않았지만) 반도체 공정 관련 산학프로젝트를 보면 데이터만 보고 분석만을 수행하는 작업을 진행하였다. 대부분 공정이라고 한다면 (또는 공정에 흐름에 대해 알고싶어서 검색을 한다면) 정형화된 공정과정의 흐름만을 알수있는 반면에, 이번 세미나를 통해 각 과정에 대해 세세하게 이해하고, 각 과정에서 발생하는 문제점에 대해 이해 할 수 있는 유익한 세미나였다고 생각된다. 개인적으로 그동안은 과거의 다른 연구에서도 말했던 것 처럼 몇가지 문제로 인해 어떠한 분석이 필요하다라고 인지하고 있었다면 실제 상황이 이러하기 때문에 가상계측과 같은 분석이 필요하구나 라고 확실히 알 수 있는 기회가 되었다고 생각한다.

금일 세미나는 yield prediction and enhancement in the semiconductor manufacturing이라는 주제로 진행되었다. 연구실에서 활발하게 연구하고 있는 반도체 수율 예측과 관련된 주제였으며, 반도체 제조업에서 수율 예측과 수율에 영향을 주는 인자들을 찾고싶어하는 이유에 대해서도 상세하게 알 수 있었다. 그간 단순히 중요하다고만 알고 있었는데, 기업 입장에서 가장 효율적으로 반도체 생산량을 증가시킬 수 있는 방법이라고 한다. 발표자는 수율 예측을 위한 연구 두 가지를 리뷰하였으며, 하나는 generalized linear model을 이용한 yield prediction, 다른 하나는 wafer map defect pattern classification and image retrieval이었다. 현재 wafer의 defect pattern을 신경써야 하는 작업을 진행하고 있는데, 발표자가 정리한 wafer map image retrieval의 아이디어를 적용해 볼 수 있을 것 같다.

반도체 제조 공정, 수율 예측의 필요성, 어려움 및 고려해야 할 점 등 다양한 주제를 갖고 세미나가 진행되었다. 반도체 공정에 관련한 프로젝트를 현재 진행하고 있지만 반도체 용어, 공정 순서, 현업 입장에서의 어려움 등을 알아볼 수 있는 기회가 적었는데 이러한 궁금증을 해소할 수 있는 매우 유익한 세미나였다.

반도체는 DIE라고도 불리는 여러 개의 Chip으로 구성된 Wafer가 있고 (약 800~1000개), 25개의 wafer를 묶어서 공정을 이동하는 단위인 LOT이 있다. 최대한 많은 칩을 생산하는 것을 목표로 하는 것이 반도체 제조 공정의 목적이다. 수율은 전체 칩의 개수 중 불량이 아닌 칩의 비율로 정의된다.여기서 불량칩이 발생하는 이유와, 같은 공정을 지나가는 웨이퍼임에도 불구하고 똑같은 칩이 생성되지 않는 이유에 대한 설명을 현장 지식에 기반하여 설명해주었다. 요약하면 1) 플라즈마 구름의 농도가 웨이퍼 전역에 걸쳐 균일하게 퍼지지 않아 지역적인 불량이 발생하며 2) ETCH 이후 나오는 부산물을 완벽하게 제거하기 힘들어 불량이 발생한다.

이상 공정을 탐지하기 위해 Inspection 스텝을 공정 중간에 실시하지만, 반도체 하나를 생성하기 위해 필요한 공정의 수가 너무 많고 시간이 오래 걸리기 때문에 띄엄띄엄 검사를 실시한다. 여기서 중요한 것은 어떤 공정에 이상이 있는지 탐색하는 것과 수율에 얼마나 영향을 주는지를 파악하는 것이다. 공정간 소요되는 시간이 길기 때문에, 이상을 조금만 늦게 탐지해도 불량으로 의심되는 웨이퍼들이 다량 생산된 이후이기 때문에 많은 손해를 볼 수 밖에 없다.

반도체 수율 예측에 관련된 논문으로는 '선형 모델을 사용한 주요 공정 선택 및 수율 예측'과 'CNN을 이용한 불량 패턴 분류 및 유사 웨이퍼 탐색'을 소개해주었다. 방법론 자체는 간단하였지만 문제 상황과 배경지식을 알고 보니 더욱 흥미로웠다. 문제 상황 및 데이터에 대한 이해와 현장 지식의 중요성에 대해 다시 한번 생각하게 된 시간이었다고 생각한다.

오늘 세미나는 반도체 제조 내 수율 예측과 향상에 관한 논문 2가지와 그 전에 반도체 제조 공정 관련 도메인 지식을 얻을 수 있는 시간이었다. 데이터분석이 산업공학과 뿐 아니라 컴퓨터 공학과, 통계학과 등 여러 학계분야에서 이루어지고있고 그 와중에 산업공학과에서 내세울 수 있는 장점이라고 하면 바로 오늘 세미나의 주제와 같은 분야라고 생각한다. 물론 요즘 이미지와 텍스트 활용 분석에 딥러닝이 적용되면서 사람들이 시각적으로 직접 확인 가능한 결과를 보여주기에 해당 데이터 분석들을 더 fancy하게 보는 경향이 있는 것 같긴하다. 오늘 현업에서 근무하셨던 창현오빠를 통해 반도체 제조 공정에 관련되어 평소보다 디테일하게 들으니 이해도 쉬웠고 앞으로 관련 데이터를 보게될 때 분석 목적에 대한 인사이트를 얻는 데 큰 도움이 될 것 같다. 웨이퍼, 다이, 칩, 챔버 등 용어에 대해서도 분명해졌고 앞으로 반도체 도메인 관련하여 논문을 읽을 때 빠른 이해에도 도움이 많이 될 것 같다. 또 논문 두개를 그냥 단순하게 설명하면서 끝내지 않고 그 논문들의 한계점 및 이를 극복해낼 아이디어를 설명한 부분이 인상깊었다. 졸업 이전에 꼭 반도체 관련 데이터를 분석해 볼 수 있는 기회를 갖고 싶다.

금일 세미나는 반도체 제조 공정분석에 있어 수율이 왜 중요한지부터 최근 연구동향까지 살펴보는 자리였다. 반도체공정 특성 상 공정 사이클이 길어, 공정 중간 마다 수율과 관련된 데이터 분석 및 사전 수율 예측을 통해 공정의 운영이 원할 할 수 있도록 해야 한다. 본 세미나에서는 수율 저하 요인을 분석했던 기존 연구 2가지를 살펴보았다. 2가지 연구의 공통적 특성을 칩단위 정보를 이용해 수율을 분석했다는 점이다. 최근에는 칩단위 defect 정보를 통해 웨이퍼의 정상/이상 분류 및 멀티 이상 클래스 분류 등을 Deep learning 기술을 활용해 활발히 진행되고 있음을 알 수 있었다.

수율 = Pass Die / Net Die 부터 시작해서 Wafer 내에 모든 Die들을 똑같이 만들 수는 없는가? 에 대한 궁금증부터 시작됐다. Pattern Metrology로 공정 상태를 점검할 수 있지만 전수 조사가 사실상 불가능한 점 때문에 VM(가상계측)이 필요한 논리적인 흐름을 배울 수 있었다. 또한, Inspection으로 비정상적인 부분을 탐색하는 것을 알게 되었다. 여기서 IMG가 수율과 연관이 있는지 확인하는 부분이 중요하다는 것을 또한 배웠다. 리소그래피 기술에서 멀티 패터닝이 아닌 싱글 패터닝 방법으로 양산 라인에 배치할 수 있는 지에 대해서 궁금했다.

발표 후반부에는 Defect data를 이용한 수율 예측 및 원인 공정 탐지 모델에 대해 설명해 주셨다.

어떤 Layer가 중요 변수인지에 대해 Die & Wafer-Level Logistic Regression에 대해 처음 알게 되었다. 본 모델에서도 각 변수의 중요도를 파악할 수 있다면 어떤 공정부터 확인해야 할 지를 찾는데 도움이 된다는 것을 배웠다.

두 번 째 참고문헌에서는 Defect Pattern을 이용한 Wafer 분류 및 유사 Wafer 검색이었다. 실제 수율 몇 퍼센트 미만일 경우에 현업에서 어떻게 처리를 하는 지에 대해서도 배울 수 있었다. 합성곱신경망(CNN)으로 모델을 만든 ‘Wafer Map Image Retrieval’ 의 원리에 대해서도 상세하게 설명해 주어 매우 유익한 시간이었다.

오늘 세미나를 통해 반도체 공정에 대해 너무나 잘 이해할 수 있었다. 우리 연구실에서 반도체공정 관련한 프로젝트도 여럿 진행해왔지만 사실 충분한 배경지식 없이 회사에서 제공해준 공정 데이터를 분석해왔던 것 같다. 반도체 공정에서 왜 특히나 품질관리가 중요한지 설명하는 부분이 매우 인상 깊었으며, 실제 매우 복잡한 공정이지만 청취자 눈높이에 맞춰 이해하기 쉽게 설명을 해주었다. 발표를 할 때 내용을 완전하게 파악하고 있어야 어떤 질문에 대해서도 침착하게 대답할 수 있는데, 여러 질문에 대한 응답도 거의 완벽하여 정말 ‘전문가다’라는 느낌을 받았다. 실제 품질관리가 수율에 매우 영향을 주기 때문에 여러 연구들이 반도체 품질관리에 적용되고 있으며, 최근에는 반도체 이미지를 CNN을 이용하여 분석하는 것이 활발히 진행되고 있지만, 아직 성능 면에서 좀더 정밀해져야 하는 부분이 필요하다.